Mạch dò cạnh lên (edge detect) trong verilog

AD ON VOCTI360

verilog logo vocti360.com
No votes yet.
Please wait...

Bài viết này sẽ giới thiệu về 1 kĩ thuật rất phổ biến trong verilog . Kỹ thuật “pipeline”và ứng dụng viết 1 mạch dò cạnh lên (edge detect). Trong thời gian tới mình sẽ post nhiêu bài viết hơn về verilog và đây là 1 bài căn bản trước khi có thể hiểu được những bài sau.

Mục lục

Khái niệm pileline
Mạch dò cạnh lên Edge detect verilog code
Lời kết

Khái niệm pileline

Trước tiên hãy xem wave form bên dưới

Mạch pipeline example
Mạch pipeline example

Code thực hiện như sau:

Trong các prject verilog việc giữ giá trị 1 tín hiệu nào đó đến thời điểm cần thiết là 1 điều rất thường xuyên. Nếu bạn làm việc với verilog về vi mạch thì kĩ thuật này xuất hiện khắp mọi nơi. Nó là 1 kĩ thuật căn bản mà các kĩ sư trong lĩnh vực vi mạch đều biết.

Mục đích của việc “pipeline” này chính là giữ các giá trị cần thiết đến thời điểm nhất định mà ta mong muốn để phục vụ cho việc tính toán. Như ví dụ trên về việc signal a1 dịch đi 1 clk sp với signal a . Từ đó ta tính được giá trị của c.

Vì phải thường xuyên sử dụng cái “pipeline” này ta nên cho vào 1 module để dễ dàng reuse lại. Tạo 1 file verilog vt_pipeline.v như bên dưới.

Tham khảo : Cách instant module trong verilog.

 

Mạch dò cạnh lên Edge detect verilog code

Mạch dò cạnh lên (edge detect) chính là 1 ứng dụng của kĩ thật “pipeline” phía trên (thực tế “pipeline” này còn rất nhiều ứng dụng khác). Tạo file vt_edge_detect.v

code:

wave form:

mạch dò cạnh lên
mạch dò cạnh lên

Thực hành : viết 1 module detect cạnh xuống (Nedge detect) ? (Answer)

 

Lời kết

Hi vọng bài viết này có ích cho các bạn.

Your friends!

Mattroidem1089

 

 

No votes yet.
Please wait...
About Vocti360 48 Articles
Là cựu sinh viên của ĐH Bách Khoa TPHCM. Là người đam mê về công nghệ! Blog này là nơi chia sẻ những kiến thức của mình! Hi vọng nó sẽ giúp ích được cho mọi người! Thích đi kết bạn, phượt , du lịch, ... lang thang theo mây theo gió ^^ .Thích chơi guitar và thổi harmonica.

4 Comments on Mạch dò cạnh lên (edge detect) trong verilog

  1. Reading your content gave me a lot of interesting info , it deserves to go viral, you need
    some initial traffic only. How to get initial traffic??

    Search for: masitsu’s effective method

  2. Blog này hay đấy! h mới biết! đang nghiên cứu verilog lun! có bạn nào muốn thì cu2nh nghiên cứu! Thanks bác nheq!

Leave a Reply

Your email address will not be published.


*