Mô hình top down design trong thiết kế vi mạch

AD ON VOCTI360

verilog logo vocti360.com
Rating: 5.0. From 1 vote.
Please wait...

 

Chip bán dẫn (có thể là ASIC hay FPGA) tồn tại hầu hết trong các lĩnh vực đời sống. Công nghiệp ô tô, vũ trụ, hạ tầng viễn thông…hầu hết  trong mọi mặt cuộc sống. Vậy quy trình để thiết kế 1 con chip như thế nào ?

Trong sản xuất chip, người ta đưa ra 1 mô hình chung gọi là top – down design. Bất cứ 1 chip bán dẫn nào ra đời cũng đi theo qui trình này. Hôm nay mình  sẽ sơ lược một chút về mô hình top down design trong thiết kế vi mạch để giúp cho các bạn đang tìm hiểu về vi mạch này có cái nhìn tổng quát về các bước sản xuất ra 1 bo vi mạch.

Mục lục

System Design
RTL design
Verification
Synthesis

System Design

Phần này là phần khởi đầu của dự án. Người thiết kế thường là trưởng dự án dựa trên các yêu cầu của khách hàng phải quyết định được một số vấn đề sau : Chọn dòng chịp nào cho sản phẩm ? Công nghệ nào sẽ được sử dụng để sản xuất chip ? Thời gian để đưa ra thị trường… và các vấn đề ở mức common khác.

Sau khi quyết định những vấn đề chung trên. 1 bản thiết kế chi tiết sẽ được đưa ra (về vi trí chip , kích cỡ chip, dùng nguồn nào, CPU nào, Độ rộng bus, peripheral…) sẽ được đưa ra (thường thì mỗi công ty sẽ có 1 team riêng biệt để làm nhiệm vụ thiết kế các phần cứng  này).

Sau khi có thiết phần cứng họ tiến hành thực hiện 1 hệ thống system-on-chip bằng các phần mềm vẽ mạch điện ^^. Gửi fille layout board mach này đến các công ty chuyên sản xuất phần cứng (Như Intel… chẳng hạn toàn là những công ty nước ngoài thôi, Việt Nam mình thì phải đợi lâu mới có công ty sản xuất phần  cứng nhá). Đợi một thời gian Board mạch sẽ được ship từ nước ngoài về. Đến đây là đã hoàn thành công đoạn system design.

RTL design

Trong rtl design này cũng có những qui trình cụ thể của nó như bên dưới. Thường thì công ty sẽ có hẳn 1 team để làm nhiệm vụ này ( thường gọi là Logic Designer Engineer/ ASIC Engineer… tùy theo từng công ty mà có tên gọi khác  nhau). Có thể nói team này mang tính sống còn cho cả dự án vị họ thực hiện việc design và chịu trách nhiệm khi cả hệ thống on chip chạy trong thực tế.

Specification
Trước khi bắt tay vào thực hiện, mọi thứ đều phải được lên ý tưởng rõ ràng. Người ta gọi bước lên ý tưởng nay trong thiết kế chip là design SPEC. Team Leader sẽ la  người quyết định SPEC (Standard Performance Evaluation Corporation ). Các cuộc design review  sẽ diễn ra nhiều lần giữa team leader và các thành viên trong nhóm để đi đến 1 bản thiết kế SPEC chi tiết, hoàn thiện nhất dượi dạng các biểu mẫu (Word, Excel, PDF,…) với hàng trăm sơ đồ khối (block diagram), timing chart…

Nói chung có thể hiểu đây là khâu lên ý tưởng và phân chia vai trò của từng thành viên trong team trước khi bắt tay vào quá trình rtl coding.

RTL coding

Team leader chịu trách nhiệm chia nhỏ công việc cho từng member trong đội. Các thành viên trong team sẽ dùng  ngôn ngữ thiết kế phần cứng (Verilog, VHDL, System-C…) để thực hiện hóa các chức năng logic theo như design trong SPEC trươc đó. Người ta gọi các thiết kế này là thiết kế cực cổng RTL (Register Transfer Level). Khi hoàn thành mỗi thành viên sẽ tiến hành kết nối thiết kế của mình lại với nhau thành 1 bộ code hoàn chỉnh. Nó được chứa trong 1 project hoàn chỉnh có thiết kế như bên dưới:

(hình vẽ Update later)

Tham khảo chi tiết hơn tại : Cấu trúc chung của 1 project design vi mạch

 

Verification

Qui trình này có thể hiểu là việc kiểm định design của rtl coding có thỏa mãn thiêt kế ban đầu hay không. Thường thì mỗi công ty sẽ có team verification riêng biệt và làm việc song song với team logic design, Nhiệm vụ chính của team này là sử dụng các ngôn ngữ thiết kết phần cứng (verilog, VHDL …) để tạo thành những module giả lập đầu vào cho thiết kết của rtl design. Đồng thời report kết quả từ runing simulation tool (*) co thỏa mãn thiết kế. Vai trò của việc này cũng là vô cùng quan trọng.

simulation tool (*) : mỗi hãng thì họ có 1 tool simulation riêng như Altera  Xilinx…bạn làm việc với FPGA của hãng nào thì phải compile và synchthesis trên tool của hãng đó.
Nhưng hiện tại trong lĩnh vực thiết kế vi mạch này nhiều công ty chuyên sản xuất phần mềm họ cho ra đời những tool support simalation riêng hỗ trợ do nhiều dòng FPGA của nhiều hãng khác nhau(Như FPGA của Altera hay Xilinx) đều simualtion được. Ví dụ như modelsim hay NC verilog là những công cụ simulation đắc lực chọ dân thiết kế nhé.

Sau công đọan này khi các thiết kế đã vượt qua bước verification sẽ bắt đầu tiến hành synthesis. Công đạon cuối cùng của khâu design vi mạch.

 

Synthesis

Synthesic-place-router

Đây là bước chyển đổi những thiết kế phía trên thành các mức thấp hơn cụ thể là AND, OR, XOR, NOT… Viện này được thực hiện bằng các tool chuyên chuyên dụng. Mỗi nhà sản xuất họ cung cấp các thư viện kèm theo riêng nên bạn phải sử dụng tool riêng của họ.

Kết quả synthesis là các file “net-list” đánh dấu sự hoàn thành thiết kế SoC.

Phần này là khởi đầu cho thiết kế mức “hạ lưu”, thường được đảm nhiệm bởi chuyên gia trong các hãng sản xuất bán dẫn.
Layout design
Sau khi có được file net-list. Họ sử dụng các công cụ CAD để chuyển net-list sang kiểu data cho layout. Netlist sẽ trở thành bản vẽ cách bố trí các transistor, capacitor, resistor,… Ở đây phải tuân thủ nghiêm ngặt một thứ gọi là Design Rule.

Ví dụ chip dùng công nghệ 65nm thì phải dùng các kích thước là bội số của 65nm…

Mask pattern design

Bước kế tiếp của layout design là Mask Pattern. Phần này thực ra giống hệt với artwork trong thiết kế bản in. Các bộ Mask (cho các bước sản xuất khác nhau) sẽ được tạo ra dưới dạng data đặc biệt. Mask data sẽ được gửi tới các nhà sản xuất Mask để nhận về một bộ Mask kim loại phục vụ cho công việc sản xuất tiếp theo.

Sản xuất mask

Có thể xem Mask là cái khuôn để đúc vi mạch lên tấm Silicon. Công nghệ sản xuất Mask hiện đại chủ yếu dùng tia điện tử (EB – Electron Beam). Các điện tử với năng lượng lớn

(vài chục keV) sẽ được vuốt thành chùm và được chiếu vào lớp film Crom đổ trên bề mặt tấm thủy tinh. Phần Cr không bị che bởi Mask (artwork) sẽ bị phá hủy, kết quả là phần Cr không bị chùm electron chiếu vào sẽ trở thành mask thực sự.
Một chip cần khoảng 20 tới 30 masks. Giá thành các tấm Mask này cực đắt, cỡ vài triệu USD.

Chuẩn bị wafer

Đây là bước tinh chế cát (SiO2) thành Silic nguyên chất (99.999999999%). Silic nguyên chất sẽ được pha thêm tạp chất là các nguyên tố nhóm 3 hoặc nhóm 5. Ví dụ pha B sẽ được wafer loại p, pha P sẽ ra wafer loại n. Silicon sẽ được cắt thành các tấm tròn đường kính 200mm hoặc 300mm với bề dày cỡ 750um. Có các công ty chuyên sản xuất silicon wafer. Chẳng hạn Shin’Etsu là công ty cung cấp khoảng 40% silicon wafer cho thị trường bán dẫn Nhật Bản. Giá một tấm wafer 200mm khoảng 20 USD.

Các quá trình xử lý wafer

Tất cả được thực hiện trong môi trường siêu sạch (ultra clean room). Sau đây là một số processes trong clean room:
* Rửa (wet process): đây là bước làm sạch wafer bằng các dung dịch hóa học. Ví dụ APM (hỗn hợp NH4OH/H2O2/H2O) dùng để làm sạch các particle như bụi trong không khí, bụi từ người bay ra; HPM (hỗn hợp HCl/H2O2/H2O) dùng làm sạch các tạp chất và kim loại hiếm (Cu, Au, Pt…); HPM (hỗn hợp H2SO4/H2O2) làm sạch các tạp chất hữu cơ (resist) và kim loại (Ze, Fe…); DHF (axit HF loãng) dùng để loại bỏ các phần SiO2 không cần thiết.

* Ô-xi hóa (Oxidation): tạo SiO2 trên bề mặt wafer trong đó lớp SiO2 mỏng cỡ 1 tới 2 nanomet sẽ trở thành gate của transistor.

* CVD (Chemical Vapor Deposition): tạo các lớp film mỏng trên bề mặt wafer bằng phương pháp hóa học (SiO2, Si3N4. Poly-Si, WSi2). Ví dụ có thể dùng CVD ở áp suất thấp trong môi trường SiH4 và H2 để tạo ra lớp poly-Si (Si đa tinh thể) để làm điện cực cho transistor.

* Cấy Ion (Ion implantation): Sử dụng các nguồn ion năng lượng cao (vài chục tới vài trăm keV, nồng độ cỡ 2E-15 cm-3) bắn trực tiếp lên bề mặt Si nhằm thay đổi nồng độ tạp chất trong Si. Ví dụ bắn các ion As để tạo ra vùng n+ để làm source và drain cho MOSFET.

* Cắt (etching): loại bỏ các phần SiO2 không cần thiết. Có hai loại: wet-etching dùng axit HF loãng để hòa tan SiO2; dry-etching dùng plasma để cắt SiO2 khỏi bề mặt Si.

* Photolithography: phương pháp xử lý quang học để transfer mask pattern lên bề mặt wafer. Wafer sẽ được phết một lớp dung dịch gọi là resist, độ dày của lớp này khoảng 0.5um. Ánh sáng sẽ được chiếu lên mask, phần ánh sáng đi qua sẽ làm mềm resist. Sau khi rửa bằng dung dịch đặc biệt (giống tráng ảnh), phần resist không bị ánh sáng chiếu vào sẽ tồn tại trên wafer như là mask. (trong trường hợp này resist là loại positive).
* Sputtering: Là phương pháp phủ các nguyên tử kim loại (Al, Cu) lên bề mặt wafer. Ion Ar+ với năng lượng khoảng 1 keV trong môi trường plasma sẽ bắn phá các target kim loại (Al, W, Cu), các nguyên tử kim loại sẽ bật ra bám lên bề mặt wafer. Phần bị phủ sẽ trở thành dây dẫn nối các transistor với nhau.
* Annealing: Xử lý nhiệt giúp cho các liên kết chưa hoàn chỉnh của Si (bị damaged bởi ion implantation etc.) sẽ tạo liên kết với H+. Việc này có tác dụng làm giảm các trap năng lượng tại bề mặt Si và SiO2.
* CMP (Chemical Mechanical Polishing): Làm phẳng bề mặt bằng phương pháp cơ-hóa. Đây là kỹ thuật mới được áp dụng vào semiconductor process. Có tác dụng hỗ trợ thêm cho các xử lý như photolithography, etching etc.

Kiểm tra – Đóng gói – Xuất xưởng

Các xử lý ở phần 3 sẽ được lặp đi lặp lại nhiều lần tùy thuộc vào mức độ phức tạp của chip. Cuối cùng chip sẽ được cắt rời (một tấm wafer 300mm có thể tạo được khoảng 90 con chip Pentium IV). Một loạt các xử lý khác như back grinding (mài mỏng phần mặt dưới của chip), bonding (nối ra các pins, dùng chì mạ vàng hoặc đồng), mold (phủ lớp cách điện), marking (ghi tên hãng sản xuất etc.)

* systhesis tool : mỗi hãng thì họ có 1 tool synthesis riêng như Altera là Quartus, Xilinx là Vivado, ISE…thường bạn làm việc với FPGA của hãng nào thì phải compile và synchthesis trên tool của hãng đó. 

 

Qua bài này chắc hẳn các bạn quan têm đã nắm được quy trình ra đời của 1 thiết kế vi mạch là như thế nào. Hãy comment ý kiến của mình bên dưới bài viết nhé! Rất vui được thảo luận cùng mọi người.

Rating: 5.0. From 1 vote.
Please wait...
About Vocti360 48 Articles
Là cựu sinh viên của ĐH Bách Khoa TPHCM. Là người đam mê về công nghệ! Blog này là nơi chia sẻ những kiến thức của mình! Hi vọng nó sẽ giúp ích được cho mọi người! Thích đi kết bạn, phượt , du lịch, ... lang thang theo mây theo gió ^^ .Thích chơi guitar và thổi harmonica.

2 Comments on Mô hình top down design trong thiết kế vi mạch

  1. Thường thì ở VN! hầu hết là team design thôi! Nói về sản xuất link liện điện tử VN còn sách dép dài dài! Gia công cho bọn nước ngoài bán chất xám rẻ như bèo

Leave a Reply

Your email address will not be published.


*